

摘要：

台积电凭借博通、英伟达的交换机CPO产品率先商业化落地；三星则另辟蹊径，布局将HBM、逻辑芯片与硅光芯片整合于同一封装的2.xD方案，瞄准AI计算封装的光学I/O赛道。三星的“三位一体”垂直整合是潜在优势，但良率挑战与商业化时间表仍是最大变数。订单落地，才是检验胜负的唯一标准。

在当前数据中心的“共封装光学（CPO）”竞赛中，台积电已凭借博通和英伟达的产品进展占据先机。与此同时，三星或许将筹码押注于下一阶段。

7月12日，机构PhotonCap发布实地调研文章，指出面向交换机的CPO已正式从技术验证迈向客户部署阶段。



Photon Capital
@PhotonCap

订阅



翻译自 英语 显示原文

新的PhotonCap实地研究：台积电在CPO领域领先。三星计划在HBM旁边放置第三颗芯片。

这项研究始于一年之前，在三星论坛上的一场先进封装专题讨论会上。上周在Nano Korea上，同一位高管披露了2.xD，这是一种将HBM、逻辑芯片和硅光子学集成的封装方案，而我在2026年釜山OECC上亲手拍摄的那份演示文稿突然间有了框架。

对当今竞赛的判断坦诚相告：台积电赢得了交换式CPO的市场，博通的102.4T交换机已在COUPE引擎上开始采样，英伟达的光子交换机已进入生产阶段。本文认为下一场竞赛有所不同。在XPU-HBM中介层上，三种芯片必须同时落地，而只有三星能制造所有三种：HBM已通过SF4基底芯片与自家代工厂融合，而且其SiPh平台如今搭载了40+设备的PDK、IMEC测得的224G MZM，以及首位光学模块客户。

我们也充分考虑了反面证据：多芯片良率损失、外置HBM的CoWoS集成，以及SK海力士在印第安纳和清州垂直化封装业务。一切都归结为一个可证伪的标准：十二个月内赢得一个绑定HBM、逻辑和光学I/O的设计订单。内含24个参考文献、场景分析，以及7月30日财报检查清单。

评价此翻译：

台积电在这一赛道的制造与先进封装能力，已经得到了首批顶级商业项目的验证。但未来的战局，远比眼下的交换机CPO复杂得多。

当光学I/O（光互连接口）深入到异构计算芯片（XPU）与高带宽内存（HBM）所在的封装内部时，谁能主导这三者的协同设计，谁就将重塑整个行业的竞争维度。

三星电子高级副总裁Won-Kyoung Choi于7月9日在Nano Korea提出，公司正在开发2.xD先进封装，拟将HBM、逻辑芯片和硅光芯片整合至同一封装中。这一方向瞄准的正是未来的AI计算封装的光学I/O。

当前台积电领跑“交换机CPO”

在目前的CPO市场，台积电是毫无争议的领跑者。



调研显示，博通基于台积电COUPE（紧凑型通用光子引擎）平台的 102.4Tbps CPO以太网交换机，已向早期客户送样。

同时，英伟达的Quantum-X光子交换机已经开始出货，Spectrum-X以太网光子交换机也已进入生产阶段，首批采用者包括CoreWeave、Lambda和甲骨文。

这一代产品的共同点在于：**光学引擎被部署在交换机ASIC（专用集成电路）的附近**。其核心制造基础，是台积电成熟的硅光子技术与SoIC 3D堆叠能力。

在这一架构下，竞争的重点是光子集成电路（PIC）与电子集成电路（EIC）的堆叠、键合，以及它们与交换机封装的整合。**在这个阶段，HBM并非必要组件。**

相比之下，三星公开的“一站式（Turnkey）CPO方案”路线图将目标定在了2029年。若以现有交换机CPO的出货量和客户验证作为衡量标准，三星尚未形成与台积电同频的商业化节奏。

功耗焦虑推动光学引擎向计算芯片“逼近”

光学I/O之所以要从传统的板级（Board-level）向封装内部迁移，最核心的驱动力是**能耗**。

三星晶圆代工（Foundry）在OECC 2026准备的展示材料揭示了一个关键阶梯：

- 当可插拔光模块部署在**板级**时，单比特能耗约为 **10pJ**；
- 当光学引擎被放置在交换机附近的**基板（Substrate）**上时，能耗降至约 **5pJ**；
- 若光学I/O进一步深入到XPU附近的**中介层（Interposer）**，能耗可大幅降至约 **2pJ**。

这一变化的核心逻辑在于“缩短电信号传输距离”。光学引擎越靠近计算芯片，电气链路就越短，为了补偿板级走线和连接器损耗所需的信号调节也就越少。

因此，**先进封装成为了将“物理功耗优势”转化为“商业产品优势”的关键环节**。这并不意味着CPO会立刻杀死可插拔光模块，两者将在不同传输距离和功耗预算下长期共存。

但三星的数据预测揭示了趋势，可插拔光学市场年增长率超过25%，而CPO市场的年增长率则高达150%以上。资本和研发资源正在疯狂涌向高集成度的光学架构。

两种CPO架构，三星与台积电的错位竞争

将“交换机CPO”与“XPU-HBM光学I/O”混为一谈，会严重低估下一阶段竞争的复杂性。实际上，这是两种完全不同的架构：

第一种是当前主流的“交换机CPO”。光学引擎放在交换机ASIC旁边，博通和英伟达的产品即属此类。它解决的是高带宽交换场景下的互连功耗和信号完整性问题。台积电的护城河在于硅光技术、先进键合和交换机封装整合。

第二种是面向“XPU-HBM系统”的光学I/O封装。它的结构是在中介层上同时配置XPU（或GPU）、HBM以及包含PIC和EIC的光学引擎。此时，光学I/O不再是交换机的外围组件，而是真正成为了“计算封装”的一部分。

三星高管近期提出的**2.xD 先进封装**正是瞄准了这一方向。该方案计划将 HBM、逻辑芯片与硅光芯片整合在同一封装中，并通过面板级再布线层（RDL）中介层扩展系统封装能力，以应对AI数据中心对海量带宽的吞吐需求。

对投资者而言，这两种架构的竞争逻辑截然不同：前者考验的是单一的制造与封装工艺；而后者，则要求计算、内存、光学和封装在“设计初期”就进行深度联合优化。

三星的底牌与多裸片良率的现实约束

三星最大的潜在差异化优势在于其“三位一体”的业务版图，它同时拥有 HBM、逻辑芯片代工和硅光平台。

台积电虽然拥有顶尖的逻辑代工、硅光技术与 CoWoS 封装能力，但它本身不生产HBM。

而三星已经能够通过 SF4 基础裸片将HBM与其晶圆代工能力连接，并建立了自己的硅光平台。这意味着，三星理论上可以在内部完成HBM接口、逻辑I/O、光学引擎和热管理的联合协同设计，而不必看外部存储供应商的脸色。

2.xD 封装面临着极严苛的“多裸片良率”考验。当逻辑芯片、HBM、PIC、EIC和中介层被塞进同一个封装时，任何一个组件的失效都会导致整套昂贵封装的报废。

芯片数量的增加、封装面积的扩大和键合复杂度的提升，正在成倍放大良率压力与成本风险。

与此同时，对手并没有闲着。台积电正在推进COUPE与CoWoS封装的整合，通过成熟的外部生态接入HBM。

另一方面，存储巨头SK海力士也在疯狂补齐先进封装能力，其在美国印第安纳州投资38.7亿美元的先进封装工厂将于2028年量产，且已将CPO纳入内存系统的技术研发版图。

光学、内存和封装的跨界协同，正成为全产业链的共同发力点。

订单才是检验胜负的唯一标准

台积电赢得了交换机CPO的首轮胜利，其优势建立在实打实的客户送样、产品出货和量产进度上。

而三星则在押注下一场战役：试图利用自身在 HBM、逻辑和硅光上的垂直整合能力，在 AI 计算封装领域实现弯道超车。

但市场不应将“技术路线图”等同于“商业护城河”。

未来12个月，行业最值得追踪的信号只有一个：市场上是否会出现一项具名客户的设计订单，明确要求将 HBM、逻辑芯片和光学I/O绑定在同一封装中交由三星代工？

如果这项订单落地，三星的“三位一体”将从纸面资产转化为真正的商业利器。

若迟迟无法兑现，那么台积电依托领先工艺与外部HBM生态所构建的灵活路径，仍将是AI巨头们最稳妥的选择。

市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。

 78  收藏

分享到:  

写评论

请发表您的评论

 表情  图片

发表评论